四年五个节点，爆肝赛英特尔能否跑赢台积电？

四年五个节点，到2025年重新夺回在晶圆制造上的领先优势。在2023年英特尔中国战略媒体沟通会上，英特尔中国区董事长王锐和英特尔中国研究院院长宋继强在演讲中，都重点提到了这一目标。

从四年一个节点到四年五个节点

在14纳米这个“超长待机”节点之前，英特尔一直领跑晶圆制造工艺。作为当时半导体产业的“一哥”，英特尔在工艺和架构上均傲视群雄，尤其在FinFET工艺之前，相同节点工艺往往领先晶圆代工厂四五年，可以说在视野范围内，拿着放大镜都找不到挑战者。

有十余年时间，英特尔根据“钟摆策略”往前走，两年升级一代制造工艺，稳稳地沿着摩尔定律指引的方向推进工艺换代。即使在平面工艺遭遇瓶颈后，英特尔也第一个将FinFET技术工程化，早在2011年就推出22纳米FinFET工艺，继续在晶圆制造上保持领先优势。

但钟摆策略在14纳米节点上失效了。在2014年实现14纳米工艺量产之后，直到到2018年，英特尔最先进工艺还停留在14纳米，只不过进行了一些小版本的优化升级，而在这期间，台积电和三星则基本按照两年一代工艺升级的节奏向前走。这种稳定升级的节奏，让这两家逐渐把工艺差距追了上来，并最终反超。

作为纯代工厂商的台积电，只能靠制造工艺来赚钱，因而对于工艺升级换代的紧迫感就更强。为了赶超英特尔，台积电于2014年祭出“夜莺计划”，让先进工艺研发人员像产线工人一样实行轮班制，有人上白班，有人上夜班，通过分组轮班安排，以实现24小时不间断研发。用台积电工程师的原话来讲，这一计划极其“爆肝”，台积电的下一代芯片都是“用肝做的”。

（图源：ICKnowledge）

不过从后来的结果看，台积电靠“爆肝”越过了三星和英特尔，成为行业里晶圆制造技术的领先者。

台积电两年一代工艺升级都要靠“爆肝”，那么英特尔四年搞五个节点，岂不是要把“爆肝赛”提升到一个新高度？

（图源：ICKnowledge）

英特尔升级爆肝赛？

四年五个节点肯定对工艺研发和产线建设节奏有极高的要求，但应该也不会比台积电“夜莺计划”节奏还要夸张，毕竟从研发角度看，最多英特尔像台积电一样，通过不同时区研发人员的密切合作，可实现24小时不间断研发，毕竟英特尔再厉害，也不可能去给工程师变出比“24小时”更多的时间。

（图片来源：现场拍摄）

从英特尔展示的工艺路线图来看，Intel 7已经实现大规模量产，现在非常成熟，而Intel 4则进入试量产阶段，2023下半年将实现量产。其余3个节点，则发展进度不一，Intel 3可能处在试量产准备阶段，进度正在稳步推进，而Intel 20A和Intel 18A则均已经实现测试芯片的流片。

即便将Intel 7和Intel 4视作已成熟工艺，四年推进其余3个节点进入量产，面临的挑战也极其艰巨，那么英特尔打算怎么做呢？

埃米时代工艺路线

对于英特尔如何延续摩尔定律、重新夺回工艺优势，宋继强做了详细解读。他表示，在Intel 7的时候，英特尔还是使用DUV光刻机，从Intel 4开始使用EUV，Intel 3将全面使用EUV。

到了Intel 20A，就又有需要进行技术突破。Intel 20A的技术主要依靠如下几个技术路径：

1.在光刻机方面，Intel 4和Intel 3采用的是0.33数值孔径的EUV光刻机，到Intel 20A，英特尔将采用高数值孔径EUV光刻机，例如数值孔径达到0.55的EUV光刻机。采用高数值孔径的EUV光刻机，由于分辨率提高，英特尔产线将可以刻画更细的特征尺寸，因而可以减少工艺流程的复杂度，降低缺陷，制造更高性能的晶体管。

2. 在晶体管结构层面，在Intel 20A会应用RibbonFET。之前的Intel 7、Intel 4、Intel 3全都是FinFET鳍式晶体管，RibbonFET是GAA全环绕栅极晶体管的一种实现。英特尔在里面采用纳米片结构，在一个很小尺寸的晶体管堆叠里做进去很多通道，同时在相同的驱动电流下让这些通道更快速地开关，所以晶体管性能得到大幅度提升。

3. 改变供电结构。在Intel 20A，英特尔还首次在晶体管结构里采用了背部供电结构，这样的结构可以把逻辑层和供电层分开，从而降低绕线复杂度，背部供电帮英特尔在绕线方面节约大量成本。

宋继强表示，有这三个新技术的加持，Intel 20A时肯定可以实现很好的晶体管性能，英特尔也将进入“埃米时代”，英特尔工艺的晶体管性能可以和业界领先水平持平。他说：“在Intel 18A时，英特尔会基于这些新技术继续进一步提高晶体管性能，所以在2025年，我们相信在Intel 18A的时代，英特尔能重新拿回制程、晶体管制造方面的领先地位。”

先进封装和材料技术

在晶圆制程进入埃米时代后，晶体管微缩难度越来越大，虽然英特尔有既定的技术路线图，但要延续摩尔定律也非常困难。所以业界一直在探索新的增加单位面积晶体管密度的方法，先进封装技术是其中最有效的方法之一。

传统封装技术是为了从基板给上面的裸片提供电和信号，但是先进封装增加了新功能，可以在裸片之间互相传递信号和数据，这样就可以利用先进封装技术，在一个封装好的设备里去构建完整的计算系统，它们可以各司其职，靠高密度互连将其连在一起，这就让更大规模的裸片复合体成为可能。

宋继强重点介绍了英特尔围绕先进封装和晶圆制造技术的一些进展和研究：

1.2.5D先进封装技术EMIB。该技术已经被用于很多英特尔产品，它在平面上，通过嵌入式多芯片连接桥把不同的芯片连接起来，EMIB可以让连起来的芯片之间连接凸点的间距降到50微米以下，将来还有机会降到45微米、30微米层面。

2. 3D封装技术。借助Foveros 3D封装技术，打开了芯片中晶体管密度增长的新空间，开发者不再局限于良率限制下的二维面积内做文章，而是可以在“垂直层面上搭高楼”，而每一层还可以再做二维层面的连接，目前3D封装技术可以把凸点间距减小到10微米级别。

后面到了Foveros Direct阶段，又会引入混合键合技术，混合键合在封装两枚裸芯片的铜触点时不用焊料，直接通过混合键合技术把它们封在一起，这样可以进一步减少凸点间距，增加电流传输的效果。

3. 无机基板材料。宋继强表示，材料科学在先进封装中的重要性凸显。传统封装基板多数都用到有机材料，先进封装加工时的温度很高，有机材料很难承受。英特尔的研究发现，要真正将先进封装和晶圆制造界限模糊掉，必须把封装基板材料全部替换为无机材料，只有做到这一点，才能保证未来整个流程的糅合，从而减少晶圆制造到封装环节的很多预处理工作。

4. 无机材料填充硅互连过孔。3D封装必须要做硅过孔（TSV），硅过孔在电性能上有不少局限性需要解决，例如IR-drop（电压降）和电流信号完整性。在探索无机材料基板的同时，英特尔也正在通过绝缘的介质层做过孔，这种过孔可以更好地去提高电流信号的完整性，增加IR-drop层面的性能。

5. RibbonFET中的先进2D材料。RibbonFET的实现，是在一个晶体管堆叠结构里面同时让金属栅极环绕多个纳米片，如果纳米片由现在的硅材料构成，它必须要保持一定厚度，才能减少短沟道效应对器件开关和漏电的影响，所以微缩就比较难。而采用更先进的2D材料，厚度只有3个原子连起来那么厚，且电流通过效应好，抗短沟道效应能力强，在同样尺寸下可以放进更多沟道，因而可以实现更高的晶体管性能。

6. 硅基氮化镓。通过在硅基半导体上叠加氮化镓材料，英特尔做出了性能非常好的高功率或高频率器件。高功率器件在40伏时达到现在已有器件20倍的品质因数；在频率方面，在16伏供电下也达到680G赫兹的高频。因此，未来在电动汽车高功率和5G、6G高频应用领域都会有非常高的价值。

系统级代工

与台积电只专注于晶圆制造代工不同，作为史上最成功的半导体公司，除了是当前先进晶圆制造工艺竞赛仅存的三选手之一，英特尔还具备实现一个电子产品的“全栈”能力，从封装、测试、板级开发、底层软件到应用软件，英特尔无一不能。所谓系统级代工，英特尔的解释是综合各方面能力，包括传统代工的晶圆制造和封装测试能力，以及新开放的芯粒和软件能力，可以为客户提供一整套的服务解决方案。

笔者的理解，这是一个从概念定义到终端产品原型机的一揽子代工计划，举个例子，如果联想这样的终端厂商有一个新产品要开发，把规格参数和市场需求告诉英特尔，英特尔就可以帮联想实现从芯片到整机原型的“全栈”开发。对于终端厂商而言，可以从芯片级别定义自己的产品，又有经验丰富的“老师傅”帮忙完成从板级到原型机的开发服务，简直可以躺着赚钱了——前提是你对渠道和市场需求有极强的把控能力。

当然，从实际可操作的角度来说，英特尔的代工客户也可以在这一整套代工服务解决方案中只选择适合自己的环节，例如芯片设计公司可以把晶圆制造和封测部分委托给英特尔，终端公司可请英特尔代为开发一颗完整的芯片，品牌公司可以委托英特尔从头开发一款原型机，从而实现真正的“交钥匙”方案。

能否真正做到“水利万物而不争”？

不管是四年五个节点，还是系统级代工，英特尔想夺回晶圆制造优势的努力有目共睹。但在晶圆制造上能否战胜台积电，还要看三个方面：卷的程度、客户基数和服务至上态度。

首先是拼“爆肝”。没有人怀疑英特尔的技术实力，不过在先进晶圆制造这个极度讲求效率与协作的领域，似乎亚洲人的优势更容易发挥。当然从全球化角度来看，美国公司也极其讲究效率和努力，英特尔早就有多地研发布局，通过多地协作实现类似台积电“夜莺计划”的连续研发效果应该不难。

但不管是四年拼五个节点，还是要提供系统级代工，这些进度或服务都需要有足够多的人才来推动。能否组织起类似台积电或者三星的“爆肝部队”，是对英特尔的第一个考验，随着台积电赴美建厂，或许可以为英特尔提供不少可资使用的人才。

其次是看客户基数。从“真汉子应该自建晶圆厂”，到绝大多数的数字逻辑芯片厂商先后放弃IDM模式，这其中转变的关键就在于投入产出比的权衡。在所面向的目标市场规模不够大的时候，随着晶圆制造工艺开发与建设成本日益高涨，厂商投资晶圆制造能收回成本的可能性大幅下降，而晶圆代工由于客户基数不断扩大，能分摊产线建设成本的“人头”持续增加，因而收回一代节点投资的基本盘就不断扩大，而代工模式让部分成熟节点仍可以发挥余热，综合来看在投资回报比上就更胜过一般数字逻辑IDM厂商，哪怕像英特这样的领先厂商，单独由自己来消化晶圆制造工艺成本也逐渐变得越来越困难，因而通过代工来扩大产线客户基数，加速收回产能建设的资本支出是必然选择。

但英特尔过去在晶圆代工业务上有反复，因而如何让大客户相信英特尔这次只真正要把代工业务做好做长久，持续扩大客户基数，是一个关键。

第三，服务至上的态度。IDM中的晶圆制造只为自家服务，遇到什么问题容易协调，也不会遭遇产能分配引发的争执，但晶圆代工则需要面对不同的客户，对规模接近的客户需要一视同仁，又要根据市场动态及时调整产能分配，对大客户而言，制造技术先进固然重要，但服务有质量，产能有保证，安全有底线，也必不可少。如果能事事从服务好代工客户的角度出发做决策，那么英特尔晶圆代工也许就不是像之前一样只是一个有象征意义的业务。

从无晶圆模式，到开源运动，信息技术产业发展的一个主导趋势就是利益共享、共同繁荣，每一个产业小生态中，主导厂商越是肯让利，生态就越容易做起来。从IDM大行其道，到无晶圆模式为主，半导体的制造与设计的分工，不仅降低了芯片开发的门槛，关键在于参与其中的芯片设计企业在无晶圆模式繁荣起来的过程中大为受益，而为芯片设计企业搭建舞台的台积电在初期虽然获利不多，但是多年下来，当其逐渐成为晶圆代工霸主的时候，最终却是受益最多。

当然，一个过于强大的台积电，对产业链生态来说不一定是好事，美国敦促台积电赴美建厂，显然是察觉到了这种风险，如果英特尔在晶圆制造代工上能“支棱”起来，让美国的设计公司降低对台积电的依赖，显然是美国政府愿意看到的。

对芯片设计企业，如果英特尔可以提供媲美台积电的晶圆代工解决方案，总比只有一个台积电选择要好很多。对英特尔来说，如果真能以“水利万物而不争”的态度去构建新型代工生态，真正让利于合作伙伴，那么闯出一条不同于台积电的晶圆代工模式，乃至在晶圆制程上超越台积电重新引领半导体制造工艺路线，都是有可能的。